PCB线路板EMI设计的规范步骤
- 发布时间:2022-09-03 11:35:41
- 浏览量:801
PCB EMI设计规范步骤
在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。为规避这种EMI问题下面深亚电子就为大家介绍一下PCB设计中EMI设计的规范步骤。
一、IC的电源处理
保证每个IC的电源PIN都有一个0.1UF的去耦电容,对于BGA CHIP,要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。对走线的电源尤其要注意加滤波电容,如VTT等。这不仅对稳定性有影响,对EMI 也有很大的影响。
二、时钟线的处理
1.建议先走时钟线。
2.频率大于等于66M的时钟线,每条过孔数不要超过2个,平均不得超过1.5个。
3.频率小于66M的时钟线,每条过孔数不要超过3个,平均不得超过2.5个
4.长度超过12inch的时钟线,如果频率大于20M,过孔数不得超过2个。
5.如果时钟线有过孔,在过孔的相邻位置,在第二层(地层)和第三层(电源层)之间加一个旁路电容、如图2.5-1所示,以确保时钟线换层后,参考层(相邻层)的高频电流的回路连续。旁路电容所在的电源层必须是过孔穿过的电源层,并尽可能地靠近过孔,旁路电容与过孔的间距最大不超过300MIL。
6.所有时钟线原则上不可以穿岛。下面列举了穿岛的四种情形。
6.1 跨岛出现在电源岛与电源岛之间。此时时钟线在第四层的背面走线,第三层(电源层)有两个电源岛,且第四层的走线必须跨过这两个岛.
6.2 跨岛出现在电源岛与地岛之间。此时时钟线在第四层的背面走线,第三层(电源层)的一个电源岛中间有一块地岛,且第四层的走线必须跨过这两个岛。
6.3 跨岛出现在地岛与地层之间。此时时钟线在第一层走线,第二层(地层)的中间有一块地岛,且第一层的走线必须跨过地岛,相当于地线被中断。
6.4 时钟线下面没有铺铜。若条件限制实在做不到不穿岛,保证频率大于等于66M的时钟线不穿岛,频率小于66M的时钟线若穿岛,必须加一个去耦电容形成镜像通路。以图6.1为例,在两个电源岛之间并靠近跨岛的时钟线,放置一个0.1UF的电容。
7.当面临两个过孔和一次穿岛的取舍时,选一次穿岛。
8.时钟线要远离I/O一侧板边500MIL以上,并且不要和I/O线并行走,若实在做不到,时钟线与I/O 口线间距要大于50MIL。
9.时钟线走在第四层时,时钟线的参考层(电源平面)应尽量为时钟供电的那个电源面上,以其他电源面为参考的时钟越少越好,另外,频率大于等于66M的时钟线参考电源面必须为3.3V电源平面。
10.时钟线打线时线间距要大于25MIL。
11.时钟线打线时进去的线和出去的线应该尽量远。尽量避免类似图A和图C所示的打线方式,若时钟线需换层,避免采用图E的打线方式,采用图F的打线方式。
12.时钟线连接BGA等器件时,若时钟线换层,尽量避免采用图G的走线形式,过孔不要在BGA下面走,最好采用图H的走线形式。
13.注意各个时钟信号,不要忽略任何一个时钟,包括AUDIO CODEC的AC_BITCLK,尤其注意的是FS3-FS0,虽然说从名称上看不是时钟,但实际上跑的是时钟,要加以注意。
14.Clock Chip上拉下拉电阻尽量靠近Clock Chip。
免责声明:部分文章信息来源于网络以及网友投稿,本网站只负责对文章进行整理、排版、编辑,意为分享交流传递信息,并不意味着赞同其观点或证实其内容的真实性,如本站文章和转稿涉及版权等问题,请作者在及时联系本站,我们会尽快和您对接处理。